# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-112899

(43)Date of publication of application: 17.05.1988

(51)Int.Cl.

G11C 19/00 HO4N 1/04

(21)Application number: 61-256679

(71)Applicant: FUJI XEROX CO LTD

(22)Date of filing:

**28.10.1986** (72)Inven

(72)Inventor: HAMANO TOSHIHISA


IWAMORI TOSHIMICHI YAMAUCHI KAZUMI

## (54) DRIVING CIRCUIT

## (57)Abstract:

PURPOSE: To reduce a chip area in case a driving circuit for reading out many input signals is formed by an IC, by providing a bidirectional shift register of (m) bits, on the driving circuit for executing bidirectional read—out and reading out many input signals, by using the bidirectional shift register.

CONSTITUTION: At the time of executing a scanning from the left to the right, a scanning switch 2-1 is turned on, and thereafter, a resetting switch 5-1 is turned on by being delayed by (m) bits. Switches 2-2, 2-3 are turned on successively, and thereafter, switches 5-2, 5-3 are turned on by being delayed by (m) bits, respectively. In such a way, continuous read-out can be executed. On the contrary, at the time of executing the scanning from the right to the left, continuous read-out of an image sensor can be executed by driving the shift registers 4-1W4-n and 4-01W4-0m in the reverse direction. In such a way, when the shift register for a dummy bit is made bidirectional, an image sensor driving



circuit which can execute a bidirectional scanning is obtained by only providing (m) pieces of shift registers.

#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲ 日本国特許庁(JP)

①特許出願公開

## ⑩ 公 開 特 許 公 報 (A)

昭63-112899

(5)Int Ci. 4

識別記号

庁内整理番号

❸公開 昭和63年(1988)5月17日

G 11 C 19/00 H 04 N 1/04

103

C-7208-5B 8220-5C

審査請求 未請求 発明の数 1 (全7頁)

64発明の名称 ドライブ回路

> ②特 願 昭61-256679

願 昭61(1986)10月28日 ②出

79発 明 者 浜 利 久

神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事業所内

俊 道 ⑩発 明 者 森

神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事業所内

79発 明 者 山内 和海 神奈川県海老名市本郷2274番地 富士ゼロツクス株式会社

海老名事業所内

富士ゼロツクス株式会 勿出 願 人 **?**†

東京都港区赤坂3丁目3番5号

弁理士 山谷 時榮 @代 理 人

明經費

どうイブ回路

#### 2, 特許請求の範囲

1、発明の名称

シフトレジスタによって多数の入力信号を順次 統出すようにすると共に、入力信号の入力ライン に入力ラインアース用のリセットスイッチを設け て、入力信号線出後、所定のmピット遅れて前紀 リセットスイッチをオンにして、入力信号ライン をりセットするようにしたドライブ回路において、 mビット運延りセット用の血艦の双方向シフトシ ジスタを設け、双方向スキヤニングを可能となる ようにしたことを特徴とする、

ドライブ回路。

## 3. 発明の詳細な説明

#### (産業上の利用分野)

この発明は、イメージセンサー等からの信号を 読み出すためのドライブ回路に係め、特に、シフ トレジスタを用いた双方向のドライブ回路に関す 5.

#### [従来の技術]

多数の光センサー、例えばフォトダイオードを 並べたイメージセンサーがファクシミリのセンサ - 部等に使用されている。

特に、アモルファスシリコンを利用した原稿と 閥じ長さの長大なセンサーが実現されるに至り、 重要性が増している。

このフォトセンサーは、多数のフォトダイオー ドを並べているため、このフォトセンサーから映 像信号を得るためには、フォトダイオード列から 成るイメージセンサーを額次読み出すためのドラ イブ御塾が必要となる。

第2図は、センサー部分を含めたドライブ側路 の棚である。圏において、20はフォトダイオー ド等より成るセンサーで、このセンサーが多数並 んでイメージセンサーが作られる。21はボルテ ージフォロワであり、インビーダンス変換器とし

and the second s

て動作する。22は、N-MOSFET22 \* お よびP-MOSFET22 \* よう厳る走査用のア ナログスイッチ、23はレベルシフタ、24、2 5はそれぞれシフトレジスタである。26はイン パータ、27は、配線部に寄生する浮遊容量であ

このようなイメージセンサーのドライブ回路において、光がセンサー20に入射すると、これは、センサー20を含めて容量27に、入射光景に応じた電荷を蓄積する。

その電位レベルをボルテージフォロワ21で受け、走査用のアナログスイッチ22を開閉して、 出力信号としての映像信号を得る。

走変用のアナログスイッチ 2 2 を開閉するためのタイミング信号は、シフトレジスタ 2 4 、 2 5 …より作られる。インバータ 2 6 は、N - M O S 2 2 °、P - M O S 2 2 ° の F E T より成るアナログスイッチを開閉するための信号を作るためのものである。

各シフトレジスタにはクロック入力27および

走査入力が設けられており、各クロック毎に遅延 された走査入力をシフトレジスタから得て、この 信号により走査用のアナログスイッチ 2 2 を開際 する。

この時、センサー読み出し後の入力ラインに電 何が残っていると、次の画像信号読取時にこれが 合わせて読み出され画像信号に雑音が混入するこ ととなるので、入力ラインをアースするためのリ セット回路を設ける必要がある。

第3図は、このリセット回路にCMOS構成のアナログスイッチ31、32……を設けた例である。図において、21、21、は第2図のボルテージフェロワ21に対応するもので、このボルテージフェロワ21、21、の出力は、走査用アナログスイッチに入力される。また、ボルテージフェロワの入力である缩子36、37は、それぞれセンサーに接続されている。

この第3図において、走査用アナログスイッチをオンにして、映像信号を読み出した後、アナログスイッチ31、32を順次オンにして、嫡子3

3

6、37を順次オンにしてリセットし、各人力ラインに残っている電荷をアースする。

ところが、このように鱗接したセンサーの入力 ライン間には、洋遊容量33が存在するため、り セットのタイミングによっては、次段の出力信号 が影響されてしまうという問題点を有する。

この問題点を解決するため、リセットのタイミングを、読み出し時から出来るだけ遅らせることがよい。

第4図は、このような、リセットのタイミングをmピット遅れさせたドライブ回路の例を示す。 図において、46-1、46-2-46-nは、シフトレジスタであり、嫡子43からのクロックに応じて、スイッチ47-1、47-2-47-nを順次オンオフ制御するための制御信号を発生する。これらはnビットドライバを構成する。

45-1、45-2~45-nは、シフトレジスタ46-1等の出力を受け、そのレベルを変換するレベルシフタであり、このレベルシフタの出力によってスイッチ47-1、47-2…を制御

する。

44-1、44-2~44-nは、ボルテージフォロワであり、端子40-1、40-2、~46-nに接続されたセンサーからの出力を受け、前述のスイッチ47-1、~47-nを介して映像信号出力を嫡子42に出力する。スイッチ47-1、47-2~47-nは、シフトレジスク46-1、46-2~46-nからの制御信号を受けて順次開閉されるので、一列に並んだセンサーの出力を一連の映像信号として出力することになる。

前述のとおり、映像信号を読み出した後の入力 ラインに残っている電荷をアースするため、スイッチ 4 8 - 1、 4 8 - 2 ~ 4 8 - nが設けられている。そして、例えばスイッチ 4 7 - 1が閉となってセンサーの出力が読み出された後、mピット後に、スイッチ 4 8 - 1 を閉じて、このラインの確留電荷を除去する。

従って、n番目のセンサーからの出力 40-n をスイッチ 47-nの閉によって読み出した後、 nビット後にスイッチ46-nを開にするためには、さらにmビット遅延リセットのためのグミービットとなるシフトレジスタ列46-01~46-0mが必要となる。

第4図に示した例は、スイッチ4?-1、4?-2…4?-nを、上記の順にオンとして、センサーを読み出すもの、即ち、図の左から右方向へのスキャンのみを行う場合のものであるが、場合によっては、左から右方向のみでなく、右から左方向へスキャニングする必要が生ずる。

第5図は、このように、左→右、右→左へのスキヤエングを可能にした例である。図において。 第4図と同じ部材には同じ番号が付与してある。 この場合は、nビットドライバを構成するシフト レジスタ 5 6 - 1、5 6 - 2 ··· 5 6 - n として、 左右双方向にシフト可能なシフトレジスタを使じっ 大左右双方をにいて、 を描えたとと、nビットドライバの右部めたに 取 ・ とと、n ビットドライバの右部をシフトレジスタ群 4 6 ·· 0 1 ~ 4 6 - 0 m を設ける外に、 n ビットドライバの左側にもm ビット遅延リセットドライバの左側にもm ビット遅延リセット ・用のダミービットであるシフトレジスタ群46
-01'~46-0m'を設けている。また、センサー入力ラインに設けられる入力ラインリセット用のスイッチ58-1~58-nは、シフトレジスタ46-01~46-0m及びシフトレジスタ46-01'~46-0m'の双方からの信号によっても制御される。

従って、左から右へのスキヤニングの際には、シフトレジスタ群46-01~46-0mを使用することによってmビット遅延した形でスイッチ58-1、58-nを閉じ、センサーの入力ラインをアースすると同時に、右から左へのスキヤニングの際にも、シフトレジスタ群46-01~~46-0m~を使用することによって、mビット遅延リセットを可能とすることができる。

### (発明が解決しようとする問題点)

以上述べたように、入力ラインに残っている電 荷を完全に抜きとる為の、入力ラインのリセット を、読み出し時よりmビットだけ遅れたタイミン

7

グで行わせようとすると、一方向スキヤニングの 場合でもn+mピットのシフトレジスタ類が必要 となる。

要に、イメージセンサーの統取りの方向性に自由度を与えるために、左右双方向の走査(双方向スキャニング)を可能となるようにすると、第5図に示すように、nビット・ドライバに対し、2mビットのシフトレジスタが必要となる。これをそのまま、集積回路としてレイアウトすると、必要とするチップサイズが大きくなるという問題点を有している。

この発明は、このような点にかんがみてなされたものであり、双方向スキヤニングを可能としたイメージセンサードライブ回路において、IC化した時のチップの面積の減少を図ることができるイメージセンサードライブ回路を提供することを目的とする。

(問題点を解決するための手段および作用)

......

上述の問題点を解決するため、この発明におい

8

ては、双方向シフトレジスタを用いて双方向読み出しを行う多数の入力儒号を読み出すためのドライブ回路において、mビットの双方向シフトレジスタを設けることを特徴とする。

これにより、上記、多数の入力信号続み出しの ためのドライブ回路をiC化する際のチップ面積 の縮少を図ることを可能にする。

#### (実施例)

第1図は、この発明の実施例である。図において、1-1、1-2、~1-nは、ボルテージフォロワであり、端子JN1、1N2~1Nnからのイメージをンサー出力を、スキヤン用のスイッチ2-1、2-2~2-nに送り出す。3-1、3-2、~3-nは、レベルシフターであり、シフトレジスタ4-1、4-2~4-nからの信号のレベルをスキヤン用のスイッチ2-1、2-2~2-nに送るものでスイッチ2-1、2-2~2-nに送るものでスイッチ2-1、2-2~2-nに送るもので

--631--- 1 0

\* A.

また、スイッチ 5 - 1、5 - 2、~5 - n は、センサーの入力ライン I N 1 ~ [ N n に残留している 電荷を除くためのリセット用のスイッチである。リセット用のスイッチ 5 - 1 は、スイッチ 2 - 」が閉となった後mビット遅れて閉となるものである。

各スイッチ2-1、2-2、~2-nおよびスイッチ5-1、5-2、~5-nは、第2図、第3図で説明したアナログスイッチが利用できることはいうまでもない。

n 番目のスイッチ 5 - n が、スイッチ 2 - n のオン後mピット遅延した後オンとなるため、ダミーピット用のm個のmピット遅延りセット用のシフトレジスタ 4 - 0 1 ~ 4 - 0 m が設けられている。

以上は、第5図に示した従来例とその基本を同一にするものであるが、この発明においては、ダミーピット用のmピット遅延リセットのためのシフトレジスタ4-01~4-0mとして、双方向

シフトレジスタを用か、 n ビットドライバのシフトレジスタ 4 - 1 からのシフト出力を、 m ビット選延りセット用のシフトレジスタ 4 - 0 m に接続して、シフトレジスタ 4 - 1 - 4 - n および 4 - 0 1 - 4 - 0 m で閉リングを形成している。

このようなイメージセンサードライ方時は、本キャンカ を から右 へ スキャニングを行う時は、遅れでリセット用スイッチ 5 ー 1 を まンとする。 順次スキャン用スイッチ 2 ー 2 、 2 ー 3 を オンにしずる。 順次スキャン用スイッチ 2 ー 2 、 5 ー 3 を オンとする。 にしどっちん を でったい といったり で は、 すったい ジョー用のシフトレジスタ 4 ー 0 m からの 信号が行われる。 シフトレジスタ 4 ー 0 m と シフトレジスタ 4 ー 1 が 正 が に は か で で スクッチ シジスタ 4 ー 0 m と シフトレンスタ 4 ー 1 が 正 か で で スクが 閉じた リッグを形成しているので、この動作は、 再 が で スイッチ 2 ー 1 の 閉へと 過み、 連続的な 該み出しが可能となる。

1 1

逆に、右から左へのスキヤニングを行うときには、シフトレジスタ4-1~4-nおよび4-0 1~4-0mの駆動を逆方向にすることにより、 ィメージセンサーの連続的な読み出しが可能となることも明らかである。

以上、この発明の実施例としてイメージセンサーのドライバ回路をあげて説明してきたが、これに限られることなく、一般的なドライバ回路に使用し得ることはいうまでもない。

なお図では説明の簡略化のため、シフトレジス タを右または左方向にシフト制御するための制御 信号回路については省略した。

#### (発明の効果)

以上述べたとおり、この発明においては、ダミービット用のシフトレジスタを双方向とすることにより、m個のシフトレジスタのみを設けるだけで、双方向スキャニングの可能なイメージセンサードライブ関略を実現できる。

これは、餌えば、61ピットのドライバでりセ

1 2

ットを10ビット遅らすものとすれば、本来84 ビット分のシフトレジスタを必要とするところ7 4ビット分のシフトレジスタのみで良いことにな り、約12%の面積縮小が計れることとなる。

また、リセットは遅くなる方が出力信号線への 影響が小さくなるので、遠く遅らせる事によって ドライブ回路の性能を一層向上させることができ、 このとき、増々本発明の効果が上がることになる。

#### 4. 図面の簡単な説明

第1図は、この発明の実施例を示す図、第2図、 第3図は、この発明の原理であるイメージセンサ ードライブ回路の動作を説明する図、第4図、第 5図は、それぞれ従来例を示す図である。

1-1、1-2~1-n…ポルテージフォロワ、
2-1、2-2~2~n…スキャン用スイッチ、
3-1、3-2~3-n…レベルシフター、
4-1、4-2~4-n…nビットドライバ用シフトレジスタ、

1 4


1 3 — 632—


PROPERTY OF A TEXA TO A TE

4-01、4-02~4-0m…mピット遅延り セット用シフトレジスタ、 5-1、5-2~5-n…りセット用スイッチ。


> 特許出願人 富士ゼロックス株式会社 代理人弁理士 山 谷 鞊 築








第3図



第 4 図

---634---

and the second control of the second control



第5図